Co je to návrh analogových integrovaných obvodů?

V tomto článku se podíváme na proces návrhu analogových integrovaných obvodů.

Návrh analogových integrovaných obvodů vs. návrh digitálních integrovaných obvodů

Návrh analogových integrovaných obvodů se výrazně liší od návrhu digitálních integrovaných obvodů. Tam, kde se návrh digitálních integrovaných obvodů většinou provádí na abstraktní úrovni se systémy a procesy, které určují specifika umístění a směrování na úrovni hradel/tranzistorů, návrh analogových integrovaných obvodů obecně zahrnuje osobnější zaměření na každý obvod, a dokonce i na velikost a specifika každého tranzistoru.

Také mnoho slévárenských procesů je primárně vyvinuto pro digitální integrované obvody s analogovými funkcemi, což vyžaduje, aby návrháři analogových integrovaných obvodů pracovali s procesními omezeními a funkcemi vhodnějšími pro digitální integrované obvody.

Obrázek použit s laskavým svolením Ronyho B. Chandrana

Specifikace návrhu

Týmy zabývající se návrhem analogových integrovaných obvodů obvykle začínají se souborem specifikací a funkcí, podobně jako u návrhu digitálních integrovaných obvodů. Odtud se používají funkční modely různých funkcí, které dále zužují omezení a vedou k rozhodnutí o velikosti, typu zařízení a dalších vlastnostech procesu. To může zahrnovat výběr tranzistorů, plánování na vysoké úrovni, zahrnutí technologií induktorů a kondenzátorů a požadované hodnoty poměrů pro IC a dílčí obvody.

Jazyk pro popis hardwaru architektury (AHDL), jako je VHDL-AMS, se používá k provádění simulací na vysokých úrovních a určování omezení dílčích bloků. V této fázi může být také vyvinut testovací bench, který se později používá při simulaci, ačkoli analogoví návrháři také často vyvíjejí testovací bench pro své návrhy dílčích obvodů.

Návrh dílčích obvodů, fyzické rozložení a simulace

S těmito detaily a v závislosti na složitosti analogového obvodu analogové návrhové týmy obvykle zadávají návrh dílčích obvodů jednotlivcům. Provedou se idealizovaná měření na makroúrovni, která dále určí omezení a očekávanou výkonnost dílčích obvodů.

Následně se tato makroschémata rozdělí na schémata s prvky obvodů modelovanými ze slévárenského procesu. Provede se simulace a optimalizace těchto obvodů a poté se zahájí proces fyzického rozložení. Před extrakcí parazitů a simulací po rozvržení se provede rozmístění a směrování s následnou kontrolou návrhových pravidel (DRC) a rozvržení oproti schématu.

Simulace po rozvržení může odhalit nedostatky v návrhu a může být nutný iterační proces přepracování návrhu, rozvržení a simulace, aby byly splněny konečné cíle návrhu a IC byl předán k výrobě. Dílčí obvody mohou také projít vlastním procesem návrhu, rozvržení a simulace před rozvržením a simulací celého čipu, ačkoli oba přístupy mohou vést k nutnosti přepracování obvodů před tape-outem.

Příklad okna s průběhem v prostředí Cadence Analog Design Environment. Snímek obrazovky použit s laskavým svolením Saada Rahmana a Chintana Patela prostřednictvím University of Maryland Baltimore County

Úrovně analogové abstrakce

Níže jsou uvedeny úrovně abstrakce procesu návrhu analogových integrovaných obvodů:

1. Funkční
2. Chování
3. Makro
4. Obvod
5. Tranzistor
6. Fyzické rozložení

Průběh návrhu analogového IC

Kroky spojené konkrétně s návrhem analogového IC lze rozdělit následovně:

• Specifikace návrhu
  • Specifikace
  • Omezení
  • Topologie
  • Vývoj zkušebny
• Schematický tok
  • Systém-úrovně zadání schématu
  • Simulace HDL architektury
  • Specifikace HDL bloku
  • Obvod-level schematic entry
  • Circuit simulation and optimization
• Physical flow
  • PCell-na základě zadání rozvržení
  • Kontrola návrhových pravidel (DRC)
  • Rozvržení oproti schématu (LVS)
  • Výběr parazitů
  • Simulace po rozvržení
  • Tape-out

.