Hvad er analogt IC-design?

I denne artikel ser vi på et højt niveau på processen med at designe analoge IC’er.

Analog IC-design vs. digital IC-design

Analog IC-design adskiller sig meget fra digital IC-design. Hvor design af digitale integrerede kredsløb for det meste foregår på et abstrakt niveau med systemer og processer, der bestemmer detaljerne i placering og routing på gate-/transistorniveau, omfatter design af analoge integrerede kredsløb generelt et mere personligt fokus på hvert enkelt kredsløb og endda størrelsen og detaljerne for hver enkelt transistor.

Også er mange støberiprocesser primært udviklet til digitale IC’er med analoge funktioner, hvilket kræver, at designere af analoge IC’er skal arbejde med procesbegrænsninger og funktioner, der er bedre egnet til digitale IC’er.

Billede anvendt med tak fra Rony B Chandran

Designspecifikation

Analog designteams starter generelt med et sæt specifikationer og funktioner, ligesom ved design af digitale IC’er. Derfra anvendes funktionelle modeller af de forskellige funktioner til yderligere at indsnævre begrænsningerne og føre til beslutninger om enhedens størrelse, type og andre procesegenskaber. Dette kan omfatte transistorvalg, gulvplanlægning på højt niveau, inddragelse af induktor- og kondensatorteknologier og ønsket “figure-of-merit” for IC’et og underkredsene.

Arkitekturhardwarebeskrivelsessprog (AHDL), f.eks. VHDL-AMS, anvendes til at udføre simuleringer på højt niveau og bestemme begrænsningerne for underblokke. Der kan også udvikles en testbænk i denne fase, som senere anvendes til simulering, selv om analoge designere også ofte udvikler testbænke til deres subkredsløbsdesigns.

Subkredsdesign, fysisk layout og simulering

Med disse detaljer på plads og afhængigt af det analoge kredsløbs kompleksitet tildeler analoge designteams typisk subkredsdesignet til enkeltpersoner. Der foretages idealiserede målinger på makroniveau, som yderligere bestemmer begrænsningerne og ydelsesforventningerne til underkredsene.

Derpå opdeles disse makroskemaer i skemaer med kredsløbselementer, der er modelleret ud fra støberiprocessen. Der foretages simulering og optimering af disse kredsløb, og derefter begynder den fysiske layoutproces. Placering og routing efterfulgt af design rule checks (DRC) og layout i forhold til diagrammet udføres før udtrækning af parasitter og simulering efter layoutet.

En simulering efter layoutet kan afsløre fejl i designet, og en iterativ proces med redesign, layout og simulering kan være nødvendig for at opfylde de endelige designmål og indsende IC’en til tape-out. Delkredse kan også gennemgå deres egen design-, layout- og simuleringsproces før hele chiplayoutet og -simuleringen, selv om begge fremgangsmåder kan føre til et behov for at redesigne kredsløb før tape-out.

Eksempel på et bølgeformsvindue i Cadence Analog Design Environment. Skærmbilledet er anvendt med tilladelse fra Saad Rahman og Chintan Patel via University of Maryland Baltimore County

Analog abstraktionsniveauer

Nedenfor er abstraktionsniveauerne i den analoge IC-designproces angivet:

1. Funktionel
2. Adfærdsmæssig
3. Makro
4. Kredsløb
5. Transistor
6. Fysisk layout

Analog IC-designflow

De trin, der specifikt er forbundet med analog IC-design, kan opdeles som følger:

De trin, der specifikt er forbundet med analog IC-design, kan opdeles som følger:

• Designspecifikation
  • Specifikationer
  • Begrænsninger
  • Topologier
  • Testbænkudvikling
• Skematisk flow
  • System-niveau skematisk indtastning
  • Arkitektur HDL-simulering
  • Blok HDL-specifikation
  • Kredsløbs-niveau
  • Simulering og optimering af kredsløb
• Fysisk flow
  • PCell-baseret layoutindtastning
  • Design rule check (DRC)
  • Layout versus schematic (LVS)
  • Parasitudtrækning
  • Post-layout simulation
  • Tape-out