Active State Power Management

Active-state power management (ASPM) ist ein Energieverwaltungsmechanismus für PCI-Express-Geräte, um Energieeinsparungen zu erzielen, während sie sich ansonsten in einem vollständig aktiven Zustand befinden. Dies wird in erster Linie durch Active-State Link Power Management erreicht, d. h. die serielle PCI-Express-Verbindung wird abgeschaltet, wenn kein Datenverkehr stattfindet. Dies wird normalerweise bei Laptops und anderen mobilen Internet-Geräten eingesetzt, um die Batterielebensdauer zu verlängern.

Wenn seriell basierte PCIe-Bus-Geräte wie IEEE1394 (FireWire) weniger aktiv werden, kann das Energieverwaltungssystem des Computers die Gelegenheit nutzen, den Gesamtstromverbrauch zu senken, indem es den Link-PHY in einen Niedrigstrommodus versetzt und andere Geräte auf dem Link anweist, dem zu folgen. Dies wird in der Regel durch die Energieverwaltungssoftware des Betriebssystems oder durch das BIOS verwaltet, so dass unterschiedliche Einstellungen für den Akkubetrieb des Laptops und den Betrieb über das Ladegerät konfiguriert werden können. Der Energiesparmodus wird häufig durch die Reduzierung oder sogar das Anhalten des Takts des seriellen Busses und möglicherweise durch das Abschalten des PHY-Geräts selbst erreicht.

ASPM führt zwar zu einer Verringerung des Stromverbrauchs, kann aber auch zu einer erhöhten Latenz führen, da der serielle Bus aus dem Energiesparmodus „aufgeweckt“, möglicherweise neu konfiguriert und die Verbindung zwischen Host und Gerät wiederhergestellt werden muss. Dies wird als ASPM-Beendigungslatenz bezeichnet und nimmt wertvolle Zeit in Anspruch, was für den Endbenutzer lästig sein kann, wenn es zu offensichtlich auftritt. Für die mobile Datenverarbeitung kann dies jedoch akzeptabel sein, wenn die Batterielebensdauer von entscheidender Bedeutung ist.

In der PCIe 2.0-Spezifikation sind derzeit zwei Energiesparmodi spezifiziert: L0s und L1-Modus. L0s betrifft die Einstellung des Energiesparmodus nur für eine Richtung der seriellen Verbindung, in der Regel stromabwärts des PHY-Controllers. L1 schaltet den PCIe-Link vollständig ab, einschließlich des Referenztaktsignals, bis ein dediziertes Signal (CLKREQ#) aktiviert wird, und führt zu einer größeren Leistungsreduzierung, allerdings mit dem Nachteil einer größeren Ausgangslatenz.