Was ist analoges IC-Design?

In diesem Artikel werfen wir einen Blick auf den Prozess des Designs analoger ICs.

Analoger IC-Entwurf vs. digitaler IC-Entwurf

Der analoge IC-Entwurf unterscheidet sich stark vom digitalen IC-Entwurf. Während das Design digitaler ICs meist auf einer abstrakten Ebene mit Systemen und Prozessen erfolgt, die die Besonderheiten der Platzierung und des Routings auf Gate-/Transistor-Ebene bestimmen, beinhaltet das Design analoger ICs in der Regel eine individuellere Betrachtung der einzelnen Schaltungen und sogar der Größe und der Besonderheiten der einzelnen Transistoren.

Auch sind viele Foundry-Prozesse in erster Linie für digitale ICs mit analogen Merkmalen entwickelt worden, so dass Analog-IC-Designer mit Prozessbeschränkungen und Merkmalen arbeiten müssen, die besser für digitale ICs geeignet sind.

Bild mit freundlicher Genehmigung von Rony B Chandran

Design-Spezifikation

Analog-Design-Teams beginnen im Allgemeinen mit einer Reihe von Spezifikationen und Merkmalen, ähnlich wie beim Digital-IC-Design. Von dort aus werden Funktionsmodelle der verschiedenen Funktionen verwendet, um die Einschränkungen weiter einzugrenzen und Entscheidungen über die Größe, den Typ und andere Prozessmerkmale der Bauelemente zu treffen. Dies kann die Auswahl von Transistoren, die Planung auf hoher Ebene, die Einbeziehung von Induktions- und Kondensatortechnologien und die gewünschte Kennzahl für den IC und die Teilschaltungen umfassen.

Die Architektur-Hardware-Beschreibungssprache (AHDL), wie z. B. VHDL-AMS, wird zur Durchführung von Simulationen auf hoher Ebene und zur Bestimmung der Einschränkungen von Teilblöcken verwendet. In dieser Phase kann auch eine Testbank entwickelt werden, die später in der Simulation verwendet wird, obwohl Analogentwickler oft auch Testbänke für ihre Teilschaltungen entwickeln.

Teilschaltkreisdesign, physikalisches Layout und Simulation

Mit diesen Details und abhängig von der Komplexität des analogen Schaltkreises weisen Analogentwicklungsteams typischerweise Einzelpersonen das Teilschaltkreisdesign zu. Es werden idealisierte Messungen auf Makroebene durchgeführt, um die Einschränkungen und Leistungserwartungen der Teilschaltungen zu bestimmen.

Danach werden diese Makro-Schaltpläne in Schaltpläne mit Schaltungselementen aus dem Foundry-Prozess zerlegt. Die Simulation und Optimierung dieser Schaltungen wird durchgeführt, und dann beginnt der physische Layout-Prozess. Platzierung und Entflechtung, gefolgt von Design Rule Checks (DRC) und Layout gegenüber dem Schaltplan, werden vor der Extraktion von Parasiten und der Post-Layout-Simulation durchgeführt.

Eine Post-Layout-Simulation kann Fehler im Design aufdecken, und ein iterativer Prozess von Redesign, Layout und Simulation kann erforderlich sein, um die endgültigen Designziele zu erreichen und den IC zum Tape-Out einzureichen. Teilschaltungen können auch einen eigenen Design-, Layout- und Simulationsprozess durchlaufen, bevor das gesamte Chip-Layout und die Simulation durchgeführt werden. Beide Ansätze können jedoch dazu führen, dass Schaltungen vor dem Tape-Out neu entworfen werden müssen.

Beispiel eines Wellenform-Fensters der Cadence Analog Design Environment. Screenshot mit freundlicher Genehmigung von Saad Rahman und Chintan Patel über die University of Maryland Baltimore County

Analoge Abstraktionsebenen

Nachfolgend sind die Abstraktionsebenen des analogen IC-Designprozesses aufgeführt:

1. Funktional
2. Verhaltensorientiert
3. Makro
4. Schaltung
5. Transistor
6. Physikalisches Layout

Analoger IC-Entwurfsablauf

Die Schritte, die speziell mit dem analogen IC-Entwurf verbunden sind, können wie folgt unterteilt werden:

• Entwurfsspezifikation
  • Spezifikationen
  • Einschränkungen
  • Topologien
  • Prüfstandsentwicklung
• Schematic flow
  • System-.level schematic entry
  • Architektur HDL Simulation
  • Block HDL Spezifikation
  • Circuit-Schaltplanebene
  • Schaltungssimulation und -optimierung
• Physikalischer Fluss
  • PCell-basierte Layouteingabe
  • Design Rule Check (DRC)
  • Layout gegen Schaltplan (LVS)
  • Parasitäre Extraktion
  • Post-Layout-Simulation
  • Tape-out