Mi az analóg IC-tervezés?

Ebben a cikkben az analóg IC-k tervezésének folyamatát tekintjük át magas szinten.

Az analóg IC-tervezés vs. digitális IC-tervezés

Az analóg IC-tervezés nagyban különbözik a digitális IC-tervezéstől. Míg a digitális IC-tervezés többnyire absztrakt szinten történik olyan rendszerekkel és folyamatokkal, amelyek meghatározzák a kapu-/tranzisztorszintű elhelyezés és útválasztás sajátosságait, addig az analóg IC-tervezés általában személyre szabottabb figyelmet fordít az egyes áramkörökre, sőt az egyes tranzisztorok méretezésére és sajátosságaira is.

Emellett számos öntödei folyamatot elsősorban digitális IC-khez fejlesztettek ki analóg jellemzőkkel, ami megköveteli, hogy az analóg IC-tervezők a digitális IC-khez jobban illeszkedő technológiai korlátokkal és jellemzőkkel dolgozzanak.

Image used courtesy of Rony B Chandran

Design Specification

Az analóg tervezőcsoportok általában a digitális IC-tervezéshez hasonlóan egy sor specifikációval és jellemzővel kezdenek. Ezután a különböző funkciók funkcionális modelljeit használják a korlátozások további szűkítéséhez, és ezek alapján döntenek az eszköz méretéről, típusáról és egyéb folyamatjellemzőkről. Ez magában foglalhatja a tranzisztorok kiválasztását, a magas szintű padlótervezést, az induktor- és kondenzátor-technológiák bevonását, valamint az IC és az aláramkörök kívánt teljesítményarányát.

Az architektúra hardverleíró nyelvét (AHDL), például a VHDL-AMS-t használják a magas szintű szimulációk elvégzésére és az alblokkok kényszereinek meghatározására. Ebben a szakaszban egy tesztpadot is ki lehet fejleszteni, amelyet később a szimulációban használnak, bár az analóg tervezők gyakran tesztpadokat is fejlesztenek az aláramköri terveikhez.

Aláramköri tervezés, fizikai elrendezés és szimuláció

Az analóg áramkör komplexitásától függően az analóg tervezőcsoportok e részletek ismeretében általában egyénekre bízzák az aláramkörök tervezését. Idealizált makroszintű méréseket végeznek, amelyek tovább határozzák az aláramkörökre vonatkozó korlátozásokat és teljesítményelvárásokat.

Ezt követően ezeket a makroszintű vázlatokat az öntödei folyamatból modellezett áramköri elemeket tartalmazó vázlatokra bontják. Ezeknek az áramköröknek a szimulációját és optimalizálását végzik el, majd megkezdődik a fizikai elrendezési folyamat. Az elhelyezés és az útválasztás, majd a tervezési szabályellenőrzés (DRC) és az elrendezés a kapcsolási rajzhoz képest a paraziták kivonása és az elrendezés utáni szimuláció előtt történik.

Egy elrendezés utáni szimuláció hibákat tárhat fel a tervezésben, és az újratervezés, elrendezés és szimuláció iteratív folyamatára lehet szükség a végső tervezési célok eléréséhez és az IC szalagra való benyújtásához. Az aláramkörök is áteshetnek saját tervezési, elrendezési és szimulációs folyamaton a teljes chip elrendezése és szimulációja előtt, bár mindkét megközelítés ahhoz vezethet, hogy a tape-out előtt újra kell tervezni az áramköröket.

Példa a Cadence Analog Design Environment hullámforma ablakára. A képernyőképet Saad Rahman és Chintan Patel a University of Maryland Baltimore County

Analog absztrakciós szintek

A következőkben az analóg IC-tervezési folyamat absztrakciós szintjeit mutatjuk be:

1. Funkcionális
2. Viselkedési
3. Makro
4. Áramkör
5. Tranzisztor
6. Fizikai elrendezés

Analog IC tervezési folyamat

A kifejezetten analóg IC tervezéshez kapcsolódó lépések a következőképpen bonthatók le:

• Tervezési specifikáció
  • Specifikációk
  • Korlátozások
  • Topológiák
  • Tesztpad fejlesztése
• Sémaáramlás
  • Rendszer-szintű sematic entry
  • Architecture HDL szimuláció
  • Block HDL specifikáció
  • Circuit-szintű sematic entry
  • Circuit simulation and optimization
• Physical flow
  • PCell-alapú layout bevitel
  • Tervezési szabályellenőrzés (DRC)
  • Layout versus schematic (LVS)
  • Parazita kivonás
  • Post-layout szimuláció
  • Tape-out