Co to jest projektowanie analogowych układów scalonych?

W tym artykule przyjrzymy się procesowi projektowania analogowych układów scalonych na wysokim poziomie.

Analog IC Design vs. Digital IC Design

Projektowanie analogowych układów scalonych różni się znacznie od projektowania cyfrowych układów scalonych. Tam, gdzie projektowanie cyfrowych układów scalonych odbywa się głównie na poziomie abstrakcyjnym z systemami i procesami, które określają specyfikę umieszczania bramek/tranzystorów i trasowania, projektowanie analogowych układów scalonych wymaga bardziej spersonalizowanego podejścia do każdego obwodu, a nawet do wielkości i specyfiki każdego tranzystora.

Ponadto, wiele procesów odlewniczych zostało opracowanych głównie dla cyfrowych układów scalonych o cechach analogowych, co wymaga od projektantów analogowych układów scalonych pracy z ograniczeniami procesowymi i cechami lepiej dostosowanymi do cyfrowych układów scalonych.

Obraz wykorzystany dzięki uprzejmości Rony B Chandran

Specyfikacja projektu

Zespoły projektujące układy analogowe zazwyczaj zaczynają od zestawu specyfikacji i cech, podobnie jak w przypadku projektowania cyfrowych układów scalonych. Następnie, modele funkcjonalne różnych funkcji są używane do dalszego zawężania ograniczeń i prowadzą do decyzji o rozmiarze, typie i innych cechach procesowych urządzenia. Może to obejmować wybór tranzystorów, planowanie wysokiego poziomu, włączenie technologii cewek i kondensatorów oraz pożądany figure-of-merit dla układu scalonego i podukładów.

Język opisu sprzętu architektury (AHDL), taki jak VHDL-AMS, jest używany do przeprowadzania symulacji na wysokich poziomach i określania ograniczeń pod-bloków. Test-bench może być również opracowany na tym etapie, który jest później używany w symulacji, chociaż projektanci analogowi również często rozwijają stanowiska testowe dla swoich projektów obwodów podrzędnych, jak również.

Subcircuit Design, Physical Layout, and Simulation

Z tymi szczegółami na miejscu i w zależności od złożoności obwodu analogowego, analogowe zespoły projektowe zazwyczaj przypisują projekt obwodów podrzędnych do osób. Idealne pomiary na poziomie makro są wykonywane, które dalej określają ograniczenia i oczekiwania dotyczące wydajności obwodów podrzędnych.

Po tym, te makroschematy są podzielone na schematy z elementami obwodów modelowanych z procesu odlewniczego. Przeprowadzane są symulacje i optymalizacja tych obwodów, a następnie rozpoczyna się proces fizycznego rozmieszczania. Umieszczanie i trasowanie, a następnie sprawdzanie reguł projektowych (DRC) i układ w stosunku do schematu jest wykonywane przed ekstrakcją pasożytniczą i symulacją post-layout.

Symulacja post-layout może ujawnić wady w projekcie i iteracyjny proces przeprojektowania, układania i symulacji może być wymagany do spełnienia ostatecznych celów projektowych i przedłożenia układu scalonego do tape-out. Podukłady mogą również przechodzić swój własny projekt, układ i proces symulacji przed układem i symulacją całego układu, choć każde z tych podejść może prowadzić do konieczności przeprojektowania obwodów przed tape-out.

Przykład okna waveform środowiska Cadence Analog Design Environment. Screenshot wykorzystany dzięki uprzejmości Saada Rahmana i Chintana Patela przez University of Maryland Baltimore County

Analog Abstraction Levels

Poniżej przedstawiono poziomy abstrakcji procesu projektowania analogowych układów scalonych:

1. Funkcjonalny
2. Behawioralny
3. Makro
4. Obwód
5. Tranzystor
6. Układ fizyczny

Analog IC Design Flow

Kroki związane konkretnie z projektowaniem analogowych układów scalonych można podzielić następująco:

• Specyfikacja projektu
  • Specyfikacje
  • Wymagania
  • Topologie
  • Rozwój stanowiska testowego
• Przepływ schematów
  • System-.poziom schematu
  • Symulacja HDL architektury
  • Specyfikacja HDL bloku
  • Wprowadzenie schematu na poziomie układu
  • System-poziom schematu
  • Symulacja i optymalizacja obwodu
• Przepływ fizyczny
  • Wprowadzanie układu opartego na komórkachoparte na układzie
  • Sprawdzanie reguł projektowania (DRC)
  • Layout versus schemat (LVS)
  • Ekstrakcja pasożytnicza
  • Symulacja post-layout
  • Tape-out

.