予算内で新しいチップを設計する方法
Hardware guru bunnie Huangが、彼が回路設計に使用しているオープンソースツールと、彼が独自のASICを構築したい理由を語る
我々は最近、ハードウェアの第一人者で、Chumby、NeTV、Novena laptop などを開発した bunnie Huang と興味深いやりとりをしました。 彼はまた、Hacking the Xbox、The Essential Guide to Electronics in Shenzhen、および IEEE Spectrum の 1 つではなく 2 つの特集記事の著者です。
Huang の見解として、小規模で資金もあまりないチーム、たとえば大学の寮で起業するようなチームが、カスタム チップを製造できるかどうかに興味がありましたが、現在、そうしたグループがボードレベルの製品やソフトウェアを簡単に作成できるのと同様です。
特にソフトウェア ベンチャーは、商用製品の構築に利用できる膨大な量のオープン ソース コードから恩恵を受けています。 (ある調査では、平均的な商用アプリケーションには 35% のオープンソース コードが含まれていることが判明しました)。 私たちは、チップ設計者がオープンソースのビルディングブロックの豊かなエコシステムを享受しているかどうかを知りたかったのです。 それとも、チップ設計はまだ非常に閉鎖的で困難であり、大規模な既存企業だけのものなのでしょうか？
IEEE Spectrum: そもそも、なぜ小さな新興企業が独自の特定用途向け集積回路（ASIC）を製造しようとするのでしょうか。 補聴器、埋め込み型または食用の医療機器、動物に持たせる GPS トラッカー、モバイル ラジオ、RFID デバイス、電子グリーティング カード、またはその他の単一目的の使い捨ての回路などを作るには、ASIC が絶対に必要です。
もう1つの例は、WS2812チップ内のドライバICです。LEDと一緒に小さなASICを組み込むことで、シリアルプロトコルを組み込んだシングルパッケージのRGB LEDを作ることができ、照明に革命を起こしました。 (実際に、この最初の商業的に実現可能なバージョンを設計した人に会うことができました。)
ですから、FPGA が触れることのできない、本当に有用で業界を変えるような製品が幅広く存在することは確かです。 それは場合によります。 FPGA は ASIC と比較して大量のシリコンを無駄にするので、チップに必要なシリコンの表面積に大きく依存するコスト・フロアは、多くの場合、一桁高くなります。 しかし、ASIC の製造も安くはありません。
実は今、この罠の真っ最中なのです。 FPGA ベースのビデオ処理エンジンである NeTV の次世代版を作ろうとしているところです。 このようなビデオ処理を実現する ASIC は、FPGA の半分以下のコストで、より良い仕事をすることができます (私の FPGA ソリューションが最大 1080p であるのに対し、ASIC は 4K ビデオを処理することができるという点です)。 しかし、既存のASICは、私が必要とする機能をすべて備えているわけではありません。 しかし、他の制約もあり、この製品のために独自の ASIC を作成する余裕はありません。
ASIC が有用なもう 1 つのカテゴリは、スペクトルの反対側にあります。
しばらく前に、Google の Tensor Processing Unit (TPU) の論文を読んで、「ああ、これが欲しい」と思いました。 881>
Google の TPU に匹敵するような FPGA は、それぞれ何千ドルもすることがわかり、さらに非常に高価なソフトウェア ライセンスが必要であることがわかりました。 Microsoftのような）いくつかの大企業はFPGAメーカーと提携することができ、おそらくMicrosoftはかなり多額の割引を受けたと思われます。 そのため、FPGAを使って、GoogleのTPUに対抗する面白いハードウェアを作ることができるかもしれない。 しかし、これほど高性能な FPGA を使用すると、少なくともほとんどの人々や企業にとって、1 つのチップに 17,000 米ドルが必要になります。 ASICをゼロから作るのに最低限必要なものは何でしょうか。 チップは非常にシンプルだと仮定します。 コストのかなりの部分は、それを設計するためのソフトウェアにかかるのではないでしょうか？ そして、どのようなデザインルールを満たすべきかを知る必要があります。
Huang: 昔、この件について少し研究したことがあります。 オープンソースのツールがいくつかあるので、それを利用するといいかもしれません。 SCMOS」のデザインルールが最も実行しやすいと思います。 Open-Vが使おうとしていたデザインルールだと思います。
設計ソフトウェアとしては、Magicをベースにしたオープンソースのツールチェーン（Xcircuit、IRSIM、NetGen、Qrouter、Qflow）を使うのがよいでしょう。 または、余裕があれば、Cadence 社のようなクローズソースの商用製品を使うこともできます。
私は Magic と Cadence の両方の設計フローを使ったことがあります。 個人的には Magic のチップレイアウトエディターを使うほうが楽しかったのですが、Cadence のソフトウェアは多くのチップの設計に使用されているため、より鉄壁のものとなっています。 また、Cadence の寄生抵抗や寄生容量の効果をシミュレートするツールは、十分に検証されています。
Cadence などを使う必要があると言うわけではありません。 Magic を使用して、公差が非常に広い IC (LED ドライバーの内部にあるような IC、あるいは補聴器のようなもの) を構築することができると思います。 寄生効果をシミュレートするオープンソースのツールでは、RF設計を行うのは少し難しいかもしれません。 しかし、モデルを改良する方法論があり、2、3 回のチップ実行で成功する設計を開発できます。
つまり、180 ナノメートル テクノロジー ノード (またはその程度) までは、オープンソースのツールを使用できます。 それ以下のサイズでは、マスクのイメージングで本当におかしなことをしたり、単純なポリゴンではない形状を使用したりする必要があります。 それを実現するためのさまざまなベンダーのデザイン キットは、ますます閉鎖的になっています。
180 nm は、今日の基準ではかなり「大きい」ですね。 しかし、もし本当に何か特別な回路の組み合わせを1つのシリコンダイに配置したいのであれば、この方法で実現することができます。 そして、ディスクリート設計では不可能な斬新な製品につながる可能性があります。 ただし、ウェハーレベル チップ スケール パッケージング (WL-CSP) により、プリント基板インテグレータは、カスタム ASIC で実現するものにかなり近づくことができることに注意してください。 マスクやチップの製造コストを見積もることは、価格リストが機密であるため困難です。 しかし、私が聞いた話では、単純な ASIC (たとえば、250nm テクノロジー ノードを使用して製造された、サイズが数平方ミリメートルのもの) は、数ダースのサンプルで数千ドルかかるかもしれません。 これは、使用しているマイクロプロセッサにおかしなところがないことを確認したい、セキュリティに敏感な人たちにアピールできるかもしれません。 このようなものを作るには、数千ドルの費用がかかると考えた。 これは、どんな製品の開発費にも匹敵する。 そして、確かにブートストラップの範囲内です
Spectrum: さて、小さなスタートアップが無料の設計ツールを使い、少なくとも数回のチップ生産を行うのに十分な資金を見つけたとしましょう。
Huang: 現在、デジタル チップの設計で通常使用されるレジスタ転送レベル (RTL) で指定された、フリーでオープンな回路ブロックのかなり妥当なリポジトリが存在します。 これには RISC-V マイクロプロセッサや、lm32、mor1kx などの設計が含まれます。
Ethernet ブリッジや UART など、かなりの量の「Wishbone 互換」設計も存在します。 OpenCores プロジェクトには、そのようなブロックのかなり妥当なリストがあり、そのいくつかは ASIC にさえ組み込まれています (そのほとんどは FPGA をターゲットにしていますが)。 Open-V のエキサイティングな部分は、アナログおよびミックスドシグナル ブロックをオープンにして共有しようという意欲です。 これらのデザインは、より高度なテクノロジ ノードに適用することはできませんが、少なくとも「SCMOS」レンジでは、デザインが動作するチップになる合理的な可能性があります。 オープン デザインで真に利用できるようになることはないかもしれませんが、SRAM、DRAM、フラッシュ、電気的にプログラム可能なヒューズなどのメモリ ブロックがあります。 これらは、実行するために詳細なプロセス知識が必要で、チップを製造するファウンドリは決してその知識を公開しないかもしれないからです。 小規模なプレイヤーは、確かに独自の ASIC を設計し、いくつかの工夫と数千ドルだけでそれを製造することができます。 しかし、洗練されたデザインを作成したり、最先端の技術ノードを使用したりすることはできないでしょう。