Gestion de l’alimentation à état actif
La gestion de l’énergie à l’état actif (ASPM) est un mécanisme de gestion de l’énergie pour les périphériques PCI Express afin de récolter des économies d’énergie alors qu’ils sont par ailleurs dans un état pleinement actif. Cela se fait principalement par la gestion de l’alimentation de la liaison à l’état actif, c’est-à-dire que la liaison série PCI Express est mise hors tension lorsqu’il n’y a pas de trafic sur celle-ci. Elle est normalement utilisée sur les ordinateurs portables et d’autres appareils Internet mobiles pour prolonger la durée de vie de la batterie.
Lorsque les périphériques de bus PCIe basés sur la série, tels que IEEE1394 (FireWire), deviennent moins actifs, il est possible pour le système de gestion de l’énergie de l’ordinateur de saisir l’occasion de réduire la consommation d’énergie globale en plaçant le PHY de la liaison dans un mode de faible puissance et en demandant aux autres périphériques sur la liaison de faire de même. Cette opération est généralement gérée par le logiciel de gestion de l’alimentation du système d’exploitation ou par le BIOS. Ainsi, différents paramètres peuvent être configurés pour le mode batterie de l’ordinateur portable ou pour le fonctionnement à partir du chargeur de batterie. Le mode basse consommation est souvent réalisé en réduisant ou même en arrêtant l’horloge du bus série ainsi qu’en mettant éventuellement hors tension le dispositif PHY lui-même.
Bien que l’ASPM apporte une réduction de la consommation d’énergie, il peut également entraîner une augmentation de la latence car le bus série doit être » réveillé » du mode basse consommation, éventuellement reconfiguré et la liaison hôte-périphérique rétablie. C’est ce que l’on appelle la latence de sortie de l’ASPM, qui prend un temps précieux et peut être gênante pour l’utilisateur final si elle est trop évidente. Cela peut toutefois être acceptable pour l’informatique mobile, lorsque la durée de vie de la batterie est critique.
À l’heure actuelle, deux modes de faible consommation sont spécifiés par la spécification PCIe 2.0 ; L0s et le mode L1. L0s concerne la mise en place d’un mode de faible consommation pour une seule direction de la liaison série, généralement en aval du contrôleur PHY. L1 coupe complètement la liaison PCIe, y compris le signal d’horloge de référence, jusqu’à ce qu’un signal dédié (CLKREQ#) soit affirmé, et permet de plus grandes réductions de puissance bien qu’avec la pénalité d’une plus grande latence de sortie.