Active State Power Management

Dit artikel bevat een lijst met referenties, verwante lectuur of externe links, maar de bronnen blijven onduidelijk omdat inline citaties ontbreken. Help alstublieft dit artikel te verbeteren door preciezere citaties in te voeren. (September 2010) (Leer hoe en wanneer u dit sjabloonbericht verwijdert)

Active-state power management (ASPM) is een energiebeheermechanisme voor PCI Express-apparaten om energie te besparen terwijl ze verder in een volledig actieve status zijn. Dit wordt voornamelijk bereikt door het energiebeheer van de actieve-statusverbinding, d.w.z. dat de seriële PCI Express-verbinding wordt uitgeschakeld wanneer er geen verkeer over plaatsvindt. Dit wordt gewoonlijk gebruikt op laptops en andere mobiele Internet-apparaten om de levensduur van de batterij te verlengen.

Als serieel-gebaseerde PCIe bus-apparaten, zoals IEEE1394 (FireWire), minder actief worden, kan het energiebeheersysteem van de computer de gelegenheid te baat nemen om het totale stroomverbruik te verminderen door de link PHY in een spaarstand te plaatsen en andere apparaten op de link opdracht te geven dit voorbeeld te volgen. Dit wordt gewoonlijk beheerd door de energiebeheersoftware van het besturingssysteem of via het BIOS, zodat verschillende instellingen kunnen worden geconfigureerd voor de batterijmodus van de laptop versus werking vanaf de batterijlader. De spaarstand wordt vaak bereikt door de seriële busklok te reduceren of zelfs te stoppen, en mogelijk ook door het PHY-apparaat zelf uit te schakelen.

Hoewel ASPM een reductie in stroomverbruik oplevert, kan het ook resulteren in een verhoogde latency omdat de seriële bus uit de spaarstand moet worden “gewekt”, mogelijk opnieuw geconfigureerd en de verbinding tussen host en apparaat opnieuw tot stand gebracht. Dit staat bekend als ASPM exit latency en kost kostbare tijd die vervelend kan zijn voor de eindgebruiker als het te duidelijk is wanneer het gebeurt. Dit kan echter aanvaardbaar zijn voor mobiel computergebruik, wanneer de levensduur van de batterij van kritiek belang is.

De PCIe 2.0-specificatie specificeert momenteel twee modi voor laag stroomverbruik: L0s en L1-modus. L0s betreft het instellen van de spaarstand voor slechts één richting van de seriële verbinding, meestal downstream van de PHY-controller. L1 schakelt de PCIe link volledig uit, inclusief het referentiekloksignaal, totdat een speciaal signaal (CLKREQ#) wordt geactiveerd, en resulteert in een grotere energiebesparing, maar op straffe van een grotere latentietijd bij de exit.