Active State Power Management
Active-state power management (ASPM) è un meccanismo di gestione dell’alimentazione per i dispositivi PCI Express per ottenere un risparmio energetico mentre sono in uno stato completamente attivo. Predominantemente, questo si ottiene attraverso la gestione energetica del link in stato attivo; cioè, il link seriale PCI Express viene spento quando non c’è traffico attraverso di esso. È normalmente utilizzato su computer portatili e altri dispositivi Internet mobili per estendere la durata della batteria.
Quando i dispositivi del bus PCIe basati su serie, come IEEE1394 (FireWire), diventano meno attivi, è possibile per il sistema di gestione dell’alimentazione del computer cogliere l’opportunità di ridurre il consumo energetico complessivo mettendo il PHY del collegamento in una modalità a basso consumo e istruendo gli altri dispositivi sul collegamento a seguire l’esempio. Questo è di solito gestito dal software di gestione dell’alimentazione del sistema operativo o attraverso il BIOS, così che diverse impostazioni possono essere configurate per la modalità a batteria del computer portatile rispetto all’uso del caricabatterie. La modalità a basso consumo è spesso ottenuta riducendo o addirittura fermando il clock del bus seriale e possibilmente spegnendo il dispositivo PHY stesso.
Mentre ASPM porta una riduzione del consumo di energia, può anche comportare un aumento della latenza poiché il bus seriale deve essere ‘svegliato’ dalla modalità a basso consumo, possibilmente riconfigurato e il collegamento host-dispositivo ristabilito. Questo è noto come latenza di uscita ASPM e richiede tempo prezioso che può essere fastidioso per l’utente finale se è troppo evidente quando si verifica. Questo può essere accettabile per il mobile computing, tuttavia, quando la durata della batteria è critica.
Attualmente, due modalità a basso consumo sono specificate dalla specifica PCIe 2.0; L0s e modalità L1. L0s riguarda l’impostazione della modalità a basso consumo solo per una direzione del collegamento seriale, di solito a valle del controller PHY. L1 spegne completamente il collegamento PCIe, compreso il segnale di clock di riferimento, fino a quando un segnale dedicato (CLKREQ#) viene asserito, e risulta in una maggiore riduzione di potenza anche se con la penalità di una maggiore latenza di uscita.