Active State Power Management

Active-state power management (ASPM) é um mecanismo de gerenciamento de energia para dispositivos PCI Express para obter economia de energia, enquanto de outra forma em um estado totalmente ativo. Predominantemente, isto é conseguido através do gerenciamento de energia do link de estado ativo; ou seja, o link serial do PCI Express é desligado quando não há tráfego através dele. Ele é normalmente usado em laptops e outros dispositivos móveis da Internet para estender a vida útil da bateria.

As dispositivos de barramento PCIe baseados em serial, como o IEEE1394 (FireWire), tornam-se menos ativos, é possível que o sistema de gerenciamento de energia do computador aproveite a oportunidade para reduzir o consumo geral de energia colocando o link PHY em um modo de baixo consumo e instruindo outros dispositivos no link a seguirem o exemplo. Isto é normalmente gerido pelo software de gestão de energia do sistema operativo ou através da BIOS, pelo que podem ser configuradas diferentes definições para o modo de bateria do portátil em vez de correr a partir do carregador de bateria. O modo de baixo consumo de energia é muitas vezes alcançado reduzindo ou mesmo parando o relógio do barramento serial, bem como possivelmente desligando o próprio dispositivo PHY.

Embora o ASPM traga uma redução no consumo de energia, ele também pode resultar no aumento da latência, já que o barramento serial precisa ser ‘acordado’ do modo de baixo consumo, possivelmente reconfigurado e o link máquina-a-dispositivo restabelecido. Isto é conhecido como latência de saída ASPM e consome um tempo valioso que pode ser irritante para o utilizador final se for demasiado óbvio quando ocorre. Isto pode ser aceitável para computação móvel, no entanto, quando a duração da bateria é crítica.

Currentemente, dois modos de baixa potência são especificados pela especificação PCIe 2.0; modo L0s e modo L1. L0s diz respeito ao ajuste do modo de baixa potência para apenas uma direção do link serial, geralmente a jusante do controlador PHY. L1 desliga completamente o link PCIe, incluindo o sinal do relógio de referência, até que um sinal dedicado (CLKREQ#) seja afirmado, e resulta em maiores reduções de potência, embora com a penalidade de maior latência de saída.