Active State Power Management

Denne artikel indeholder en liste over referencer, relateret læsning eller eksterne links, men kilderne er uklare, fordi der mangler inlinecitater. Hjælp venligst med at forbedre denne artikel ved at indføre mere præcise citater. (September 2010) (Lær hvordan og hvornår du kan fjerne denne skabelonbesked)

Active-state power management (ASPM) er en strømstyringsmekanisme for PCI Express-enheder til at opnå strømbesparelser, mens de ellers er i en fuldt aktiv tilstand. Dette opnås primært ved hjælp af strømstyring af forbindelsen i aktiv tilstand, dvs. at den serielle PCI Express-forbindelse slukkes, når der ikke er nogen trafik over den. Det bruges normalt på bærbare computere og andre mobile internetenheder for at forlænge batteriets levetid.

Når seriebaserede PCIe-busenheder, såsom IEEE1394 (FireWire), bliver mindre aktive, er det muligt for computerens strømstyringssystem at benytte lejligheden til at reducere det samlede strømforbrug ved at sætte link PHY’en i en tilstand med lavt strømforbrug og instruere andre enheder på linket om at følge trop. Dette styres normalt af styresystemets strømstyringssoftware eller via BIOS, og der kan således konfigureres forskellige indstillinger for batteritilstand for bærbare computere i forhold til drift fra batteriopladeren. Lav energitilstand opnås ofte ved at reducere eller endog stoppe det serielle busur og eventuelt slukke for selve PHY-enheden.

Som ASPM medfører en reduktion af strømforbruget, kan det også resultere i øget latenstid, da den serielle bus skal “vækkes” fra lav energitilstand, eventuelt omkonfigureres og forbindelsen mellem vært og enhed genetableres. Dette er kendt som ASPM-exit-latenstid og tager værdifuld tid, hvilket kan være irriterende for slutbrugeren, hvis det er for tydeligt, når det sker. Dette kan dog være acceptabelt for mobile computere, når batterilevetiden er kritisk.

På nuværende tidspunkt er der to lavspændingstilstande specificeret i PCIe 2.0-specifikationen; L0s og L1-tilstand. L0s vedrører indstilling af lav energitilstand for kun én retning af den serielle forbindelse, normalt nedstrøms for PHY-controlleren. L1 lukker PCIe-forbindelsen helt af, herunder referenceklokkesignalet, indtil et dedikeret signal (CLKREQ#) bekræftes, og resulterer i større energireduktioner, dog med straf i form af større udgangslatenstid.