Active State Power Management

BY admin
|

Ten artykuł zawiera listę referencji, powiązanych lektur lub linków zewnętrznych, ale jego źródła pozostają niejasne, ponieważ brakuje w nim cytatów inline. Prosimy o pomoc w ulepszeniu tego artykułu poprzez wprowadzenie bardziej precyzyjnych cytatów. (Wrzesień 2010) (Learn how and when to remove this template message)

Zarządzanie energią w stanie aktywnym (ASPM) to mechanizm zarządzania energią dla urządzeń PCI Express, pozwalający na zaoszczędzenie energii, gdy są one w pełni aktywne. Głównie jest to osiągane poprzez zarządzanie energią łącza w stanie aktywnym, tzn. łącze szeregowe PCI Express jest wyłączane, gdy nie ma na nim ruchu. Jest to zwykle stosowane w laptopach i innych mobilnych urządzeniach internetowych w celu wydłużenia czasu pracy baterii.

Jak urządzenia szeregowe na magistrali PCIe, takie jak IEEE1394 (FireWire), stają się mniej aktywne, możliwe jest, aby system zarządzania energią komputera skorzystał z okazji do zmniejszenia ogólnego zużycia energii przez umieszczenie PHY łącza w trybie niskiego poboru mocy i poinstruowanie innych urządzeń na łączu, aby podążyły za nim. Zazwyczaj jest to zarządzane przez oprogramowanie zarządzające zasilaniem systemu operacyjnego lub przez system BIOS, dzięki czemu można skonfigurować różne ustawienia dla trybu pracy na baterii laptopa i trybu pracy z ładowarki. Tryb niskiego poboru mocy jest często osiągany przez zmniejszenie lub nawet zatrzymanie zegara magistrali szeregowej, jak również ewentualne wyłączenie samego urządzenia PHY.

Chociaż ASPM przynosi redukcję poboru mocy, może również powodować zwiększone opóźnienia, ponieważ magistrala szeregowa musi zostać „obudzona” z trybu niskiego poboru mocy, ewentualnie przekonfigurowana i połączenie host-do-urządzenia ponownie ustanowione. Jest to znane jako opóźnienie wyjścia ASPM i zabiera cenny czas, który może być irytujący dla użytkownika końcowego, jeśli jest zbyt oczywisty w momencie wystąpienia. Może to być jednak akceptowalne w przypadku komputerów przenośnych, gdy żywotność baterii jest krytyczna.

Obecnie specyfikacja PCIe 2.0 określa dwa tryby niskiego poboru mocy; tryb L0s i L1. L0s dotyczy ustawienia trybu niskiego poboru mocy tylko dla jednego kierunku łącza szeregowego, zazwyczaj w dół od kontrolera PHY. L1 wyłącza całkowicie łącze PCIe, włączając w to sygnał zegara referencyjnego, aż do momentu asercji dedykowanego sygnału (CLKREQ#), co skutkuje większą redukcją mocy, ale z karą w postaci większego opóźnienia na wyjściu.